THIN-FILM TRANSISTOR

Publication number: JP2260460 (A)

Publication date: 1990-10-23

Inventor(s): MORI HISATOSHI: YAMAMURA NOBUYUKI

Applicant(s): CASIO COMPUTER CO LTD

Classification:

- international: H01L29/78; H01L21/336; H01L29/786; H01L29/66; H01L21/02; (IPC1-


7): H01L29/784

- European:

Application number: JP19890078389 19890331 Priority number(s): JP19890078389 19890331

Abstract of JP 2260460 (A)

PURPOSE:To prevent the formation of capacitance between a gate electrode and a source electrode and between the gate electrode and a drain electrode by a method wherein an n-type semiconductor layer is formed so as to be faced with the gate electrode at the upper part and the lower part and the source electrode and the drain electrode are formed in positions which are not overlapped with the gate electrode at the upper part and the lower part. CONSTITUTION:An n-type semiconductor layer 15 which has been laminated on an i-type semiconductor layer 14 and which is composed of n<+>-a-Si is formed so as to be faced with a gate electrode 12 at the upper part and the lower part and is separated at a channel part.; A source electrode and a drain electrode 16, 17 which have been formed on the n-type semiconductor layer 15 and which are composed of a metal such as Cr or the like are formed in positions which are not overlapped with the gate electrode 12 at the upper part and the lower part. These electrodes are connected to an i-item semiconductor layer 14 via the n-type semiconductor laver 15. Thereby, it is possible to prevent the formation of capacitance between the gate electrode 12 and the source electrode 16 and between the gate electrode 12 and the region electrode 17.



Data supplied from the esp@cenet database - Worldwide

(9日本国特許庁(JP)

广内整理番号

① 特許出顧公開

② 公開特許公報(A) 平2-260460

®Int.Cl.³ H 01 L 29/784 識別記号

❸公開 平成2年(1990)10月23日

8624-5F H 01 L 29/78

3 1 1 X

審査請求 未請求 請求項の数 1 (全5頁)

QQ発明の名称 渡聴トランジスタ

②特 願 平1-78389 ②出 願 平1(1989)3月31日

⑫発 明 者

Ø出 頼 〒1(1989)3月31日
久 敏 東京都八王子市石川町2951番地の5 カシオ計算機株式会

信幸

社八王子研究所内 東京都八王子市石川町2951番地の5 カシオ計算機株式会

の出 願 人 カシオ計算機株式会社

東京都新宿区西新宿2丁目6番1号

补八王子研究所内

10 to 10

1. 発明の名称

薄膜トランジスタ

2. 特許請求の範囲

ゲート電紙と、ゲート絶辞機と、1型半導体端 と、 1型半導体器と、ソースおよびドレイン電低 を備えた薄積トランジスタにおいて、向きせてが とき導体器はがゲート電板と上下に対向きせて形 成し、前記ソースおよびドレイン電板は向記で形

ト電極と上下に重ならない位置に形成したことを 特徴とする羅藤トランジスタ。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は薄膜トランジスタに関するものである。 (従来の技術)

薄膜トランジスタ(TFT)としては、逆スタガー型、スタガー型、逆コブラナー型、コブラナ

一型のものがある。

第8図は従来の薄膜トランジスタを示したもの

で、ここでは逆スタガー型のものを示している。

第8回において、1はガラス等からなる技板であ り、この基板1上にはCF等の金属からなるゲー ト電腦2が形成されている。また、3は上記ゲー ト電極2の上に甚板1のほぼ全面にわたって形成 されたSI N等からなるゲート絶鞣膜、4はこの ゲート絶縁騎3の上に形成された1-a-Siか らなる | 型半導体層であり、この | 型半導体層 4 はゲート絶録膜3を介してゲート電極2と対向し ている。また、5は上記1型半導体届4の上に積 届されたn+-a-Siからなるn型半導体隔で あり、この「型半導体層与はゲート電腦2とト下 に対向させて形成され、チャンネル部において分 離されている。6および7は上記n型半導体隔5 の上に形成されたCェ等の金属からなるソース型 極およびドレイン電板であり、このソース、ドレ イン電艦6、7は上記n型半導体層5と同じパタ ーンに形成されて、このn型半導体隔5を介して i 型半導体階4に接続されている。なお、この推

膜トランジスタは、例えばTFTアクティブマト

リックス型液晶表示素子の画素性極選択用スイッ

特開平2-260460(2)

チング素子等として使用されており、TFTアク ティブマトリックス提液晶表示素子の場合は、上 起汚験トランジスタのゲート電極2はゲートライ く(定直ライン) に、ドレイン電極7はデータラ (で、ソース地極6は両素地幅に接続されてい 5。

〔発明が解決しようとする課題〕

しかしながら、上記従来の薄積トランジスタでは、そのソース電腦6とドレイン電腦7とがそれでれ、n型半導体論5および1型半導体論3とそ介してゲート電腦2と上下に対向しているために、ゲート電腦2とソース電腦6との間およびゲート電腦2とドレイン電腦7との間に大きな容量Cos. Cosが発生するという問題をもっていた。

このため、上記従来の薄頼トランジスタを得え ば T F T T アクティブマトリックス型液晶 表示 成子 の 両常 常 裕 世 H スイッチング 煮 子 として で し、ゲート 電匠の印 加に よる 海 横 末 り エンジスタ のオンによってデータラインから 歯素 不 経に印 加 された電圧が、海側トランジスクをオフさせた瞬間にゲート・ソース間容量(Cose)と液晶容量(Cose)と液晶容量(Cose)と液晶容量(Cose)との比に応じて配分され、そのために商業電機が選択されるまでの1フレーム 新聞中における表示特性が悪くなってしまう。 本発明は上記のような実情にかん例及ではまれ

本発明は上記のような実情にかんがみてなされたものであって、その目的とするところは、ゲート電極とソース電磁との関およびゲート電磁とイン電磁との間にほとんど容量をもたない薄膜トランジスタを提供することにある。

(課題を解決するための手段)

(fr /ii)

(実施例)

以下、本発明の一実施例を図面を参照して説明する。

第1 図は本実権例の薄積トランジスタの新面を示したもので、図巾11 はガラス等からなる基板であり、この基板11上にはCr 等の金属からなるゲート電極12 が形成されている。また、13

は上記ゲート電機2の上に茲板1のほぼ全面にわ たって形成されたSiN弥からなるゲート絶縁膜、 14はこのゲート絶縁膜13の上に形成された i - a - S i からなる i 型半導体層であり、この | 型半導体器14はゲート絶縁膜13を介してゲ 一ト増展12と対向している。また、15は上記 i 型半導体層14の上に積陥されたn+-a-SIからなるn型半導体層であり、このn型半導 体脳15はゲート増幅12と上下に対向させて形 成され、チャンネル部において分離されている。 16および17は上記の型半導体層15の上に形 成されたCr等の企威からなるソース電極および ドレイン電腦であり、このソース。ドレイン電腦 16.17は、前記ゲート電攝12と上下に重な らない位置に形成されて、上記の型半導体層 15 を介しても塑準導体勝14に接続されている。な お、この実施例では、上記の型半導体脳15の分 種部分(チャンネル部)の長さℓ 1 を5 mm 、ソー ス、ドレイン電腦16、17とゲート電腦12と の水平方向の間隔22を5点、n型半導体降15

のソース、ドレイン電極 1 6 、 1 7 からの実出 長を 8 、 は 9 mm としている。

郊 2 図および郊 3 図は上記海橋トランジスタの海特性を示しており、郊 2 図はい。(ドレイコ底)。— 18 V における V a (ゲート電圧)ー i 。(ドレイン電波)特性を示し、郊 3 図は V a ー 15 V における V a ー 1 。特性を示している。しかして、上記海縣トランジスタにおいては、ノースおよびドレイン電極16.17をゲート電極12と上下に重ならない位置に形成しているから、ゲート電極12とアンス電極16との間およびゲート電極12とドレイン電極17との間の高

期6 歯は第4 歯および第5 歯に示した2 種類の 以験用素子についてその周波数特性を調べた結果 を示放を変化数数(KED)、膜軸は、 周波数を変化数をである。 対する各周波数での測定容量(C)の割合(C C max)を示している。上記試験用素子は、ガラ

ス基板11a上に下部金属膜12aを形成し、そ の上にSi Nからなる鉄線購13aと、i-a-SIからなるi型半導体階14aとを積層すると ともに、この i 型半導体階 1 4 a の上に n + - a - S 1 からなる n 型半導体 M 1 5 a を前記下部金 M 騰 1 2 a と同一パターンに形成し、このn 型半 導体層15 aの上に、上部金属膜18を形成した もので、第4回の試験用素子は、上部企属膜18 を下部金属機12aとほぼ同じ面積(3.0×10-3 cd)に形成したものとされ、第5図の試験用案子 は、上部金属積18を下部金属積12aの1/3 の面積に形成したものとされている。なお、第4 図および第5図において、19は上部企画機18 から絶縁 13aまでの 特層機の一部に形成され た、下部金属版12 aには圧を印加するための即 ロである。

この2種類の試験用業子について、下部金属機 12 aに35Vの試験電圧を印加してその開設数特 性を調べたところ、第4図の試験用業子のように 上部金属機18を下部金属線12 aとほぼ同じ面

私にしたものの周波数特性は第6盟に破職で示す ような特性であり、この第4凶の試験用業子は、 量大で05 oF 製度の容量をあっている。これに対 して、第5回の試験用業子のように上部金属機 18を下部金属鉄12aの1/3の面積にしたも のの周波数特性は第6図に実線で示すような特性 であり、この第5回の試験用業子は、低周波領域 (1.0 K kk) では最大で83 pFと第4 関の試験用 素子と同程度の容量をもつが、高周波循域 (I.0) M NZ) では19 pF (C/C max = 0.3) しか容量 をもたない。なお、第5図の試験用素子が低周波 領域で第4図の試験用素子と同程度の容量をも つのは、主型半導体層14aの上に下部金属額 12 a と同一パターンに形成されているn型半導 体脳15aが低周波領域では電極として働くため であり、 n 型半導体圏 1 5 a だけの単一層の新域 は、低層波循環では容量をもたない。

すなわち、ゲート電腦12とソース電腦16と の間およびゲート電腦12とドレイン電腦17と の間の容量は、ゲート電腦12に対するソースお

すなわち、単にゲート電極12とソース電極 16との関およびゲート電極12とドレイン電極 17との関の容量をなくすのであれば、第7回に

特開平2-260460(4)

示す薄積トランジスタのように、ソースおよびドレイン電報16.17とn型半導体離12とモデに虚ならない位置に形成すればよいが、これでは、ゲート電極12にゲート電ビを印加しても薄積トランジスタは動作せず、オン電波(1っm)が全く流れなくなってしまう。そって、上起実施例の薄積トランジスタでは、ゲート電板12と上下に対向させて形成し、ソースおよびドレイン電板16.17とを接続する。17とを接続するでは、ゲート電板15に対向させて形成し、ソースおよびドレイン電板16.17だけをゲート電板12と上下に最なら、17だけをゲート電板15に成したのであり、このようにすれば、第2個および第3間に示したよびドレッ。18V、マー18V、V。-18Vで1。が1.5 μA 位数波流れるから、トランジスタ特性を確保することができる。

そして、例えばTFTアクティブマトリックス 型液温表示素子の調素電板選択用スイッチング素 子として使用される薄積トランジスクの場合、 loxの必要なゲートON均開は約60μsocで開致

数に換算すると17K比であり、また、ゲート・ソ ース間容量 (C a s) の悪影響がでるゲートパルス の立ち下がり時間は約60μ see で周波数に換算す ると20M fbである。そして、上記実施例の薄膜ト ランジスタのように、ソース、ドレインのゲート 電極12と対向する部分を n型半導体編15だけ の単一層とすれば、ゲートON炒間 (17 K 1/2) で はn型半導体備15がソース。ドレイン電磁とし て働いてオン電流 (1 ax) が流れ、またゲートウ ち下がり時間 (20 M EL) ではゲート・ソース間容 益(Cas)をもたないから、薄膜トランジスタを オフさせた瞬間に頭素電圧電化圧がゲート・ソース 間容量 (Cos)と被品容量 (Coc)との比に応じ て配分されることはなく、したがって、次に顕光 電極が選択されるまでの 1 フレーム期間中におけ る表示状態を維持することができる。

なお、上記実施例では、逆スタガー型の薄積トラングスタについて設明したが、本発明は、スタガー型、建コプラナー型、コプラナー型の薄積トラングスタにも適用することができるし、また、

(発明の効果)


本元明の海獺トランジスタは、ゲート地極と、 ゲート物独物と、1 世半導体施と、 n 世半導体験 と、ソースおよびドレイン環極とを得えた海峡 ランジスタにおいて、附近 n 型半導体階は附近ゲート電極と上下に対向させて形成し、開起リース およびドレイン環極は耐配ゲート電極と上下に ならない位置に形成したものであるから、ゲート 電極とサース環極との関めまなゲケート地極とドレ イン電極との間の容量をほとんどなくすことができる。

4. 図面の簡単な説明

第1図は本発明の一実施例を示す薄膜トランジスタの断面図、第2図および第3図は同じく薄膜

トランジスタのVaー In 特性図およびVaIn 特性図、第4図および第5図は海機トラングスタの阿放数特性を割べるための試験用業子の別数数特性図、第7図はソースおよびドレイン電話と由型半導体域した薄積トランジスタの新面図である。
11 … 法板、12 … ゲート電極、13 … ゲート 能譲載、14 … i型半導体層、15 … n 型電路体層、16 … n 型

出願人 カシオ計算機株式会社



and the man are all the first and the second of the second